Searching PAJ

2046/074

A9

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-077246

(43)Date of publication of application: 18.03.1994

(51)Int.CI.

HD1L 21/336 HO1L 29/784

(21)Application number: 03-264058

(71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

(72)Inventor: MEHRDAD M MOSLEHI

(30)Priority

Priority number: 90 596839

Priority date: 12.10.1990


Priority country: US

(54) TRANSISTOR AND MANUFACTURING METHOD THEREFOR

(57)Abstract:

PURPOSE: To eliminate complexity of a manufacturing process for an elevated sourcedrain composition insulated gate FET and limitation of a device performance and easily to realize a low electric resistance mutual junction.

CONSTITUTION: A transistor construction 36 is efficiently distributed near a shallow intensive dope source-drain junction region 64 and a gate conductorgate boundary 51 and an even dope lower gate region 50 with a high concentration is generated. Terminals of a gate, a source and a drain of the transistor construction 36 are mutually junctioned with other devices in the neighborhood and the distance via the use of reaction high fusion metal mutual junctions 98 and 100. An elevated source-drain type including an elevated source-drain junction region 87 which is simultaneously manufactured with a first upper side gate conductor region 88 can be optionally comprised.



LEGAL STATUS

[Date of request for examination]

18.09.1998

[Date of sending the examiner's decision of

rejection]

20.10.2000

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-77246

(43)公開日 平成6年(1994)3月18日

(51)IntCL⁵

識別記号 庁内整理番号.

FΙ

技術表示箇所

HOIL 21/336 29/784

7377-4M

HO1L 29/78

301 P

審査請求 未請求 請求項の数2(全 18 頁)

(21)出顯番号

特願平3-264058

(22)出願日

平成3年(1991)10月11日

(31)優先梅主張番号 598839

598839 1990年10月12日

(32)優先日 (33)優先権主張国

米国 (US)

(71)出願人 590000879

テキサス インスツルメンツ インコーボ

レイテツド

アメリカ合衆国テキサス州ダラス, ノースセントラルエクスプレスウエイ 13500

(72)発明者 メールダッド エム。モスレヒ

アメリカ合衆国テキサス州ダラス。セゴビ

ァ ドライブ 15350 ー ピー


(74)代理人 弁理士 浅村 皓 (外3名)

(54)【発明の名称】 トランジスタ及びその製造方法

(57) 【要約】

【目的】 エレベーテッドソースードレイン構成絶縁ゲートFET製造プロセスの複雑性、そのデバイス性能制限を除去しかつ低電気抵抗性相互接続を容易に実現できるようにする。

【構成】 トランジスタ構造 (36) は、浅い重度ドープソースードレイン接合領域 (64) 及びゲート導体ーゲート界面 (51) 近くに効率的に分布し高濃度のドーパントを有する均一ドーブ下側ゲート領域 (50) を生じる。トランジスタ構造 (36) のゲート、ソース、及びドレイン端子を、反応高融点金属相互接続 (98) 及び (100) の使用を通して近旁又は遠隔の他のデバイスに相互接続する。第1上側ゲート導体領域 (88) と共に同時に製造するエレベーテッドソースードレインと合領域 (87) を含むエレベーテッドソースードレイン型式をオブション構成できる。



梅開平6-77246

(2)

【特許請求の範囲】

【請求項1】 半導体領域近くに絶縁層を形成するステ ップと、

前記絶縁層近くかつ前記半導体領域と反対側に第1ゲー ト導体領域を形成するステップと

前記グート導体領域及び前記半導体領域内へドーパント を同時に打ち込むことによって前記半導体領域内に打込 みソースードレイン領域を形成するステップと、

前記第1ゲート導体領域近くに第2ゲート導体領域を形 成するステップと、を含むトランジスタ製造方法。

【請求項2】 半導体領域近くの絶縁層と、

前記絶縁層近くかつ前記半導体領域と反対側の第1ゲー ト連体領域と、

前記半導体領域内の一対の打込みソースードレイン領域

前記第1グート導体領域近くの第2ゲート導体領域と、 を含むトラジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般に、マイクロエレ クトロニックスデバイス及び集積回路、特に、有効ドー プゲート電極構造と浅い低抵抗ソースードレイン接合領 域を有する高性能絶縁ゲート電界効果トランジスタ(I GFET)の構成及び相互接続に関する。

[0002]

【従来の技術】最近の集積回路技術においては、絶縁ゲ ート電界効果トランジスタ (以下、IGFETと呼ぶ) を構成するために、多数のデバイス製造方法論が提供さ れている。IGFETデバイスは、高度超大規模集積回 路(以下、VLS1と呼ぶ)又は極超大規模集稱回路 (以下、ULSIと呼ぶ) 回路環境に主に応用される。 I GFETの製造には、これまで、I GFETのソース ードレイン接合領域が浅くかつ低寄生電気抵抗を有する 保証をすることが望ましいと認識されている。 デバイス チャネル及びゲート長さが縮小されるサブミクロントラ ンジスタにおいては、そのトランジスタに関連した他の **横及び垂直寸法を適正に縮小することが、同様に、望ま** しい。特に、トランジスタのソースードレイン接合深さ を縮小しなくてはならない。縮小デバイス寸法及びドー。 ピングプロフィルのようなデバイスの他の物理的パラメ 40 ―タを適正に制御しなければならず、さもないと、その トランジスタの動作に望ましくない作用が起こり、これ がトランジスタの性能を劣化させるおそれがある。

【0003】縮小IGFETデバイス内の繰いソースー ドレイン接合領域に関連して、少なくとも2つの性能劣 化問題がある。第1の問題は、ドレイン誘導障壁低下 (以下、DIBLと呼ぶ) として知られる現象によって 起こされるデバイスドレイン電流リーケージの可能性で ある。DIBLは、そのトランジスタチャネルを通し て、増大オフ状態電流リーケージを起こす。理論的に及 50

び理想的には、公称トランジスタスレッショルド電圧よ り低いゲート対ソース電圧に対してトランジスタチャネ ル内にサプレスショルドドレイン電流が通過することは 決してない。しかしながら、ドレイン対ソース電圧がそ のデバイスのスレッショルド電圧より低い一定のゲート 対ソース電圧に対して上昇するに従い、DIBLは、有 効チャネル電位障壁の低下に起因してそのデバイスのド レイン電流を同様に増大させる。それゆえ、深いソース ードレイン接合領域はDIBIを起こし、後者が、更

2

に、理想デバイス特性から離反するトランスジスタの応 答を起こさせる。この現象も、DIBLエンハンスサブ スレショルドリーケージとしてまた知られている。

【0004】第2の問題は、深いソースードレイン接合 領域と関連し、なおまたサブスレショルドリーケージと 密接に関連しており、この問題は、トランジスタチャネ ル直下に突き抜けリーケージと降伏が起こることであ る。突き抜けリーケージが起こる場合には、トランジス タは、オフ状態(ゲート対ソース電圧がスレッショルド 電圧より低い)にあるにかかわらず、このトランジスタ の個別ドープされたソースードレイン接合領域を囲む空 乏領域の接続又は近接によって生成されたバルクリーケ ―ジ通路からリーケージを生じる。いったん、このリー ケージ電流が起こると、そのトランジスタゲートは、も はや、そのデバイスチャネルの導電率を充分に制御しな くなる。この結果、そのトランジスタ、及びこれを実現 するいかなる回路も、動作しなくなるか又は所望するの とは異なるように働く。

【0005】VLSI及びULSIトランジスタの構成 において更に関係する事項は、個別トランジスタの種々 の端子への高融点金属及び金属シリサイド接点の必要な 制御と影響であるとされている。トランジスタゲート領 城及びソースードレイン接合領域の表面への高融点金属 又は金属シリサイド接点は、技術的に周知の自己整合に 基づいて達成される。しかしながら、高融点金属又はシ リサイド接点の厚さの選択に当たってはトレードオフが 存在する。このトレードオフは、2 つの合い反する構想 から生じる。第1に、トランジスタのソースードレイン 接合領域及びゲート領域に関連した有効面積抵抗を最小 化するために、厚い金属シリサイド接点が望ましい。サ ブミクロン技術の場合は、この構想は、トランジスタの 縮小寸法及び向上速度を期待するという理由から、特に 重要である。第2に、高融点金属の半導体ソースードレ イン表面との熱ケイ化反応によるこの表面の劣化に起因 するこのソースードレインシリコンの消費を最小化する ために、薄い高融点金属シリサイド層が望まれる。この 要求は、ソースードレイン接合領域内の低接合リーケー ジを保証する。したがって、これら2つの合い反する構 想を、高融点金属シリサイド接点を利用するトランジス タを構成するに当たって最適化しなければならない。

【0006】食属一酸化物一半導体(MOS)技術にお

特關平6-77246

(3)

いて採用されている先端IGFETは、総合トランジス タゲート寄生抵抗及びゲート相互接続遅延時間を低下さ せるために、ドープ多結晶シリコン(又はポリシリコン として知られるもの)の下側層と高融点金属シリサイド の上側層とを含むスタックゲート構造を、通常、使用す る。ポリシリコン層の頂上層は、通常、表面ドーピング 又はイオン打込みを使用してヒ素、リン、又はボウ素で 以てドープされる。ゲートポリシリコンのドービング が、特にゲート電極-ゲート誘電体界面近くで高くかつ 均一であることは、厳密を要する。厚いポリシリコン層 の均一高ドーピングは、高温アニールステップを必要と し、これがまた、そのトランジスタのソースードレイン 接合領域及びチャネル領域に欲しないドーパント再分布 を生じるおそれがある。他方、低温アニールステップ は、浅いソースードレイン接合を維持しかつ(このチャ ネル内に打ち込まれたスレショルド電圧調整ドーパント のような) ドーパントのこのデバイスチャネル内での再 分布を防止するのに好適であるが、しかしながら、低温 アニールは、ゲートポリシリコン内に不充分なドーパン ト再分布及びゲート電極ーゲート誘電体界面近くに不完 20 分なドーピングを生じる。この現象は、デバイスの性能 を劣化する。更に、過剰熱アニールは、深いソースード レイン接合を生じるのみならず、また、ゲートポリシリ コンからゲート誘電体を経由してデバイスチャネル領域 へのドーパントの浸透を起こす。これらの結果は、この トランジスタのスレッショルド電圧及びその他の特性を 変化させることにより拡大されたプロセス制御及びデバ イスパラメータを劣化する。高性能トランジスタ構造に 対するこれらのトレードオフを克服するために、改善さ れた製造方法が要求される。

【0007】深いソースードレイン接合領域及び高融点 金属シリサイド按点の形成に係わる問題を解決するため の努力の中で、エレベーテッドソースードレイン接合ト ランジスタとして知られるデバイスがこれまでに開発さ れている。エレベーテッドトランジスタは、そのデバイ スの半導体基板(又は井戸)内のドープソースードレイ ン半導体領域と、その半導体基板表面上かつそのドープ ソースードレイン按合領域の直ぐ上に配置されたエレベ ーテッドドープソースードレイン半導体領域とを含む。 このエレベーテッドソースードレイン構造は、上に論じ た深いソースードレイン按合領域及び表面高融点金属シ リサイド接続に関連した問題を小さくする。 しかし、残 念ながら、エレベーテッドソースードレイントランジス **夕を構成するための技術的に周知のこの方法論は、多数** のトレードオフを発生している。これらのトレードオフ は、製造上の複雑性及びデバイスの動作性の数々の制限 を持たらす。特に、エレベーテッドソースードレイント ランジスタの製造に実施される熱アニーリングプロセス は、これらのトレードオフのあるものに適合するために 正確に制御されなければならない。これらのアニーリン 50

グプロセスを制御するのに失敗すると、その結果、動作 不能デバイス或は要求された又は指定されたバラメータ と異なるパラメータを持つデバイスを生じる。

【0008】 VLSI及びULSIの形成における更に他の関係事項としては、互いに局部になるデバイスを相互接続するために使用される方法が、すでにいくつかある。1つの現行の方法は、多数のステップを必要としかつ過剰な不反応材料を浪費することにより非効率に陥っている。代替の周知の方法は、高電気抵抗を持つ高融点金属窒化物のような相互接続材料を利用するが、この高抵抗が全体回路速度を低下しかつ相互披続線の延びることのできる距離を制限する理由から、問題が多い。これらの方法は、プロセス再現性問題を超こすおそれのある複雑な製造技術に依存している。

【0009】局部相互接続プロセスを完成するために、 しばしば、多くのプロセッシングステップが必要とされ る。第1型式の相互接続方式は、トランジスタのソース ードレイン領域及びゲート領域上に高融点金属シリサイ ド接点を形成することを含むと共に、他方、トランジス タの活性面域の寸法を超えて延長するいかなる(窒素と 反応又は不反応性いずれかの) 過剰材料も廃棄する、そ れゆえ、浪費する。その後、レベル間誘電体が堆積さ れ、かつこの中に金属接点孔が、標準ホトリソグラフィ 一又はエッングプロセスを使用して、形成される。最後 に、金属層が堆積され、これによって、この頂部金属層 と先に形成された高融点金属シリサイド領域との間に接 点を形成する。第2型式の相互接続方式は、トランジス タ上に高融点金属シリサイド接点を形成し、及びこの高 融点金属シリサイド形成中にフィールド絶縁領域上に形 成されかつこのトランジスタの活性寸法を超えて延長す る金属室化物材料のいくつかの選択部分を保存すること を含む。これらの選択部分は、通常は、高融点金属箋化 物で作られており、局部相互接続として使用されるが、 しかしながら、これらの部分は、そのトランジスタのゲ ―ト領域及びソースードレイン領域上にシリサイド接点 を有するのでその半導体と反応していないという理由か ら、高電気抵抗を有する。この高電気抵抗は、特にサブ ミクロン技術においては、この型式の局部相互接続の実 用長と効率を酷しく制限する。

[0010]

【発明が解決しようとする課題】したがって、上に識別されたトレードオフ及び問題を最適化しかつこれらに適合する高性能「GFETの構成及び相互接続を含む方法と構成に対する要望が起こっている。

[0011]

【課題を解決するための手段】本発明によれば、高性能 IGFETの構成と相互接続に係わる方法及び構造が提供され、これらは先行技術の方法論及び構造に関連した 欠点と問題を除去又は減少する。

【0012】本発明は、半導体領域近くに絶縁層を形成

(4)

するステップを有するトランジスタの形成方法を含む。 第1、第2導体領域を含むスタックゲート導体領域は、 この絶縁局近くかつその半導体領域と反対側に形成され る。更に、打込みソースードレイン接合領域が、第1ゲ ート電極領域及び半導体領域内にドーバントを同時に打 ち込むことによって形成される。

【0013】本発明に関連した力法論及び構造は、多数 の技術的利点を持たらす。 本発明の第1の技術的利点 は、pチャネル又はnチャネルトランジスタ製造プロセ スのいずれとも成立するその適合性である。更に、軽度 ドープドレイン(以下、LODと呼ぶ)トランジスタ構 造及びプロセスとの適合性が技術的利点として存在す る。本発明の更に他の技術的利点は、トランジスタゲー ト領域とソースードレイン接合領域とを同時にかつ最適 化ドープする一方、浅いソースードレイン接合領域と有 効ドープゲート電極の形成に関連したトレードオフに適 合可能にするプロセスである。本発明の更に他の技術的 利点は、エレベーテッドソースードレイントランジスタ 構造に対するオプションの提供である。このエレベーテ ッド構造は、ソースードレイン接合領域の制御された銭 い有効電気的深さ、低減突き抜けリーケージ及び低減D IBLデバイス性能劣化作用を生じ、及びトランジスタ のソースードレイン接合領域の有効電気的深さを劣化す ることなく、かつソースードレイン接合リーケージ密度 をエンハンスすることなく耳い反応高融点金属半導体表 **団分路を可能とする。本発明の更に他の技術的利点は、** トランジスタ構造とその近旁並びに遠隔のデバイスとの 間の高導電率相互接続の形成である。

【0014】本発明及びその更に他の利点の一層完全な 理解のために、付図を参照して次の詳細な説明を行う。 【0015】

【実施例】図1は、全体的に10で指示された先行技術 のエレベーテッドソースードレイントランジスタ(IG FET)の横断面図である。トランジスタ10は、半導 体基板12上又は半導体基板内に形成されたドープ井戸 領域上に形成される。ここで行われる全ての説明はp形 井戸内に形成されたnチャネルIGFETについてであ るが、しかしながら、pチャネルIGFETに対する構 造及び製造フローも、反対ドーパント型式又は極性を除 き、n チャネルデバイスのそれと類似である。 p チャネ ルーストップ領域14及びフィールド絶緣領域16は、 基板 1 2 内に形成され、これによって、これら両領域間 に堀(すなわち、活性デバイス)領城18を規定する。 堀領域 1 8は、活性トランジスタデバイスが形成される 所の面域を規定する。ゲート導体20が、堀領域18上 に形成され、かつ薄いゲート絶縁体22によって半導体 基板 1 2 から分離され、これによって、これらの間にゲ ―ト導体-絶縁体界面21を規定する。ゲート導体20 は、厚さ3、000から5、000Aの程度のドープポ リシリコンである。このポリシリコンは、化学気相蒸着 50

(以下、CVDと呼ぶ)によって形成される。ゲート導体20の形成後、LDD領域24が、ゲート導体20とフィールド絶縁領域16との間の半導体基板12をドープするイオン打込みステップによって、形成される。

6

【0016】側壁絶縁スペーサ26は、ゲート導体20近くに形成される。標準LDDプロセスの場合は、重度ドーブソースードレイン接合領域28が、フィールド絶縁領域16と側壁絶縁スペーサ26との間の半導体基板12内に打ち込まれる。エレベーテッドソースードレイン接合領域30は、重度ドープソースードレイン接合領域24と重度ドープソースードレイン接合領域24と重度ドープソースードレイン接合領域24と重度ドープソースードレイン接合領域28の組合わせが、トランジスタ10に対する打込みソースードレイン接合領域を形成しかつ"電気的核合深さ"を規定する。

【0017】チタンがシリコンと行うような高融点金属の熱反応から生じるシリサイドを典型的に含む商融点金属シリサイド接点32及び34が、エレベーテッドンスートン接合領域30及びゲート導体20上に、それぞれ、形成される。これらのシリサイド接点は、窒素、アンモニア、又は不活性ガス内のアニーリングに表で、アンモニア、又は不活性ガス内のアニーリングに入る)プロセスとして知られるプロセスによって形成される。高融点金属シリサイド接点32及び34の形成に使用されたアニーリングプロセスの結果として、フィールド絶縁領域16上に過剰セグメント35が形成する。関型的に、過剰セグメント35が形成する。関型的に、過剰セグメント35が形成する。以近年タンが初期高融点金属として使用されるならば)反応窒化チタンのいずれか、又はこれら2つの金属の組合わせを含む。

【0018】先行技術のエレベーテッドソースードレイントランジスタ10は、その形成に必要なトレードオフを、これまでのところ、含んでいる。特に、デバイスを構成するに当たり調停しなくてはならない主要な2つの競合する利害関係が、トランジスタ10の形成に当たり存在する。これら2つの主要な利害関係は、(1) 打込みソースードレイン接合領域24及び28の深さを可能な限り浅く維持すること、及び(2) 導体一絶縁体界面21近くでゲート導体20を充分にドープすること、である。各目標を達成するための必要性、及びこれらの目標を調停するに当たり出会うトレードオフについて、下に論じる。

【0019】技術的に周知のように、適当な仕事関係を有する導電材料がゲート導体20に、好適には、利用される。しかしながら、ゲート絶縁体22と接触する金属ゲート20を有することによって生じるであろう応力及び汚損問題に起因してデバイス信頼性及び摩託特性がかなり劣化するおそれがあるという理由から、金属材料はゲート導体20にとって特に不適当であることが知られている。或る応用においては、仕事関数及びデバイスス

(5)

物開平6-77246

レッショルド電圧上の構想から、高融点金属、金属窒化 物又は金属シリサイドがゲート絶縁体22と直接接触す るゲート導体20として使用されるが、しかしながら、 この選択は、通常、追加のプロセスの複雑性を生じる。 したがって、充分高い電気抵抗を持つようにドープされ たポリシリコンが、ゲート導体20に適当な材料とし て、これまで、充分に認められている。しかしながら、 ドープポリシリコンの使用から起こる問題は、ゲート導 体ー絶縁体界面21近くを充分に重度ドープすると同時 に全てのプロセッシングトレードオフを満たす特に必要 性と強調の下に、全ゲート導体20を充分にドープする ことの困難性にあった。この界面は、周知でありかつポ リシリコンーシリコン酸化物系については充分に特性解 明されており、かつデバイス性能はゲート界面21近く のゲート導体20の一貫したドーピングの充分性に直接 関係する。ポリシリコンゲート導電率は、高融点金属又 はシリサイド重畳層でゲート電極を分路することによっ て、効果的に増大される。

【0020】界面21近くのドーパントの高濃度及び均一分布を有する、充分にドープされたゲート導体20の形成は、2つの方法のうちの1つによって、これまで達成されてきた。第1の方法では、ゲート導体20が、打込みソースードレイン接合領域24及び28の形成から分離された時間に予堆積炉内で堆積される。第2の方法では、ゲート導体20及び打込みソースードレイン接合領域24、28が、イオン打込み及び続くその後の高温アニールプロセスによって同時にドープされる。これらのプロセスの方法論及び各々に関連した問題を、下に論じる。強調しなくてはならないのは、ポリシリコンゲートー絶縁体界面21の不充分及び(又は)不均一なドーピングは、デバイス性能及びスレッショルド電圧劣化を生じるおそれがあるということである。

【0021】分離時間におけるゲート導体20のドーピ ング及び打込みソースードレイン接合傾域24,28の 形成は、2つの方法のうちの1つで完成される。より普 通の方法は、3つのステップでゲート導体20を構成す る。第1ステップで、ボドーブ半導体層が絶縁層頂上に 形成され、後者は、半導体基板12上に形成される。第 2ステップで、不ドーブ層がそのデバイスを炉内に置く ことによってドープされ、この不ドープ半導体層を拡散 ドーピングする。第3ステップで、ポリシリコン層がパ ターン化されてゲート絶縁体22に重畳するゲート導体 20を形成する。その後、打込みソースードレイン接合 領域24及び28が、周知の打込み技術によって形成さ れる。打込みソースードレイン接合領域24及び28か ら分離しているドーブゲート導体20を形成する第2の かつ余り一般的でない方法は、ゲート導体層をこの層が 形成される際にインサイトドービングすることによって 完成される。その後、この層がバターン化されてゲート 絶縁体22上にドーブゲート導体20を残す。この場合 50

も、打込みソースードレイン接合領域24及び28が、 次いで、周知の打込み及びスペーサ形成技術によって形 成される。

【0023】打込みソースードレイン接合領域24及び 28からの分離プロセスステップにおいてのポリシリコ ンゲート導体20のドーピングの上に論じた2つの方法 の各々は、これらに関連した劣勢反面を持つ。特に、こ れらの分離ドービングステップは、そのデバイス製造に 関連した時間消費と製造コストを増大する追加のプロセ ッシングステップを必然的に要求する。更に、統くその 後の打込みソースードレイン接合領域24及び28の形 成は、ドーパント活性化のための追加の熱アニーリング ステップを必要とし、このステップが、ゲート導体20 の形成前にトランジスタチャネル内にすでに打ち込まれ ているドーパントを駆動又は再分布する。これらのドー バントは、デバイスのスレッショルド電圧を調整しかつ DIBL作用と突き抜けリーケージを防止するために、 典型的にイオン打込みによってチャネル内に配置され る。そのチャネル内のいかなるその後のこのドーパント の再分布又は築さ変更も、このデバイス特性に好ましく ない作用を起こす。このド―パント再分布作用は、不ド ープポリシリコン層の地積の後に炉内ドーピングによっ て行われるときには、ことさら増大する。この増大は、 その迫加熱処理ステップに起因する。

【0024】上述のように、ゲート導体20及び打込み ソースードレイン接合領域24,28は、同じドーパン トイオン打込みを使用して同時にドープされる。このプ ロセスは、典型的に、半導体基板12表面上に形成され た絶縁ゲート誘電体層の上に不ドープポリシリコン層を **堆積することを含む。その後、マイクロリソグラフィー** 及びプラズマエッチを含む標準集積回路製造プロセスが 実現されて、ゲート絶縁体22上にゲート溥体20をバ ターン化する。続いてその後、ヒ素、リン、又はホウ素 のような適当なドーパント(通常、nチャネルデバイス 用にはn形ドーパント、及びpチャネルデバイス用には p形ドーパント)が、ゲート導体20及び半導体基板1 2の露出面域をドープするのに利用され、これによっ て、ゲート導体20をドープするのと同時にイオン打込 **みソースードレイン接合領域24及び28を形成する。** イオン打込みステップに続き、熱アニーリングステップ

. (6)

9

が行われてゲート導体20を均一にドープし、かつまた、ソースードレイン接合領域24及び28内のドーパント原子を活性化する。

【0025】ゲート導体20及び打込みソースードレイ ン接合領域24及び28を同時にドープする方法は、多 数の欠点と酷しいトレードオフを伴う。技術的に周知の ように、打込みソースードレイン接合領域24および2 8の深さを最小化することが好ましい。これらの領域に 対する接合深さを接く維持するために、正しく充分に低 い打込みエネルギー、普通、10から50keVの程度 のエネルギーが、先端サブミクロン技術に必要である。 これらの低エネルギーは、ドーパントを浅いレベルに打 ち込むが、しかしながら、このレベルは、ドーパントが 界面21近くにあることを必要とする領域へゲート導体 20の深さを通してこれらのドーパントを駆動するに は、通常、充分ではない。更に、充分に低エネルギーの ドーパントイオン打込みは、打込みドーパントプロフィ ルの尾部がゲート誘電体及びデペイスチャネル領域内に **浸透するのを防止する。この結果、続くその後の高温ア** ニーリングステップが、ソースードレイン接合領域24 及び28内の先に打ち込まれたドーパントを活性化し、 かつゲート導体20全体を通してドーパント原子を均一 に分布するために、必要である。しかしながら、このア ニーリング温度が所定の上側スレッショルドを超えない ように又はデバイス性能劣化がたいように、このアニー リングプロセスを慎重に制御しなければならない。更 に、長いアニール時間期間はこれらのドーバントをその デバイス内に余りに深く移動させ、これによって深い打 込みソースードレイン接合領域24及び(又は)28を 形成し、かつドーバントをゲート電極一誘電体界面21 を通してデバイスチャネル内に駆動する可能性があり、 これらの両方がこのIGFETデバイスの最終電気特性 に好ましくない影響を与えるであろうという理由から、 このアニールの時間期間を制御しなければならない。 し たがって、ゲート導体20、及びソースードレイン接合 領域24及び28を同時にドーブする方法は、低エネル ギーイオン打込み、これに続く最適温度及び所用時間の アニーリングプロセスを含む、充分に制御されたかつ平 衞のとれたプロセスを、外見上、必要とする。

【0026】しかしながら、反対構想が、低打込みエネルギー、打込み後アニールに対する温度及び時間期間の必要を否認する。ゲート導体20全体を通して界面21に向けてドーパントを有効にかつ均一に分布するために、デバイスの打込み後アニールは、これらのドーパントを一様に分布するのに充分に強くなければならない。上述のように、このようにすることを失敗すると、低下相互コンダクタンス又は低下利得を含む低デバイス性能を持たらす。更に、ゲート導体20の厚さ(普通、3,000~5,000A)は、特に、比較低イオン打込みエネルギーが使用される場合、打込みドーパントを界面

21近くの面域へ駆動するために長い熱処理を必然的に要求する。したがって、ゲート等体20の形成は高い打込みエネルギー、高いアニーリング温度及び長い時間期間を好ましいとし、他方、打込みソースードレイン接合領域24及び28の形成は低い打込みエネルギー並びに低いアニーリング温素と短い時間期間を要求するという理由から、ゲート等体20、及び打込みソースードレイン接合領域24、28が同時にドープされるとき酷しいトレードオフに出会うことが、判かる。更にまた言及しなくてはならないのは、均一ゲートドーピングは高打込みエネルギー及び打込み後強アニールを好ましいとするけれども、これらのプロセスパラメータは、高過ぎてド

ーバントのゲート絶縁体22及びデバイスチャネルへの

浸透を起こすようであってはならないということであ

10

【0027】上に加えて、図1のエレベーテッドソース ードレイントランジスタ10に係わる追加構想が、なお また、過剰セグメント35について行われる。特に、過 剰セグメント35は、普通、反応高融点金属シリサイド 接点32および34と同時に形成される。これらの領域 は、チタン又はタングステンのような薄い高融点金属の スパッタ堆積及び続くその後の窒素又はアンモニア季囲 気中でのアニーリングステップの結果として形成され る。この高融点金属チタンは、エレベーテッドソースー ドレイン接合領域30及びゲート導体20の半導体材料 と反応し、これによって、高融点金属シリサイド接点3 2及び34用の尊電反応シリサイド領域を、それぞれ、 形成する。過剰セグメント35は、不反応チタン又は不 反応窒化チタンのいずれかの部分である。これらのセグ メントは、堆積チタンと窒素又はアンモニア雰囲気との 間の反応に超因して絶縁層上に形成する。このプロセス

は、自己整合シリサイド又は"SALISAIDE"と

称せられる。 【0028】先行技術は、2つの方法のうちの1つで過 剰セグメント35を処理してきた。 第1の方法では、過 剰セグメント35(並び側壁絶縁体スペーサ26上に残 された、図1には示されていない、過剰金属又は金属薬 化物の耳)が全面的に除去され、かつ続くその後のメタ ライゼーションプロセスが、高融点金属シリサイド接点 32及び34への必要な接続を作る(かつ回路全体の相 互接続を配設する) のに使用される。特に、過剰セグメ ント35(及び側壁耳)が除去された後、レベル開誘電 体層がトランジスタ10上に形成され、かつ接点孔がこ の誘電体層内に作られる。その後、金属層がこのレベル 間誘電体層上に形成され、金属接点がこれらの接点孔を 通して作られ、これによって、トランジスタ10への接 続を作る。過剰セグメント35を処理する第2の方法 は、フィールド絶縁領域16上のかつ延長ソースードレ イン接点及びゲート接点として動作可能の室化チタン層 の使用に基づく。シリサイド形成アニーリングプロセス 困難である。

特別平6-77246

(7)

の後、どの絶縁領域上の窒化チタンもパターン化されかっエッチされ、及び残されたパターン化部分が局部相互接続として採用される。高融点金属窒化物に基づくこれらの局部相互接続は、低導電率を有し、したがって、デバイス相互接続遅延を起こすとがあり、短距離(例えば、1μm技術においては20μm未満)に亘る相互接続に実用可能であるに過ぎない。これらの "SALIC1DE" 技術の潜在的制限は、金属シリサイド及び絶縁酸化層を除去することなく過剰高融点金属窒化物を除去することのできる高選択性ドライエッチングの必要性である。これらのエッチフロセスは、通常、現像するのが

【0029】上述に照らして、ドランジスタ10を構成しかつこれを相互接続する先行技術に周知の方法論は、多数のトレードオフを生じることとは、明らかである。更に、最適デバイスを提供するためには、潜在的プロセスを接性及びデバイス性能制限を慎重に検査しなければならない。しかしながら、本発明は、ゲート導体及び打込みソースードレイン接合領域の間時最適ドープするとするに、他力上述の全てのトレードオフ及び構想に適合し、ドーパントがゲート専体ー絶縁体界の近に充分にかつ均一に駆動され、かつ浅い打込みソースードレイン接合領域を維持することを可能とする。更に、効率的かつ多々利点を有する相互接続方法及び製造プローが提供される。

【0030】本発明の好適実施例は、図1〜図19に示されており、これらの図を通して同様な符号は、同様かつ対応する部品を指示するのに使用される。

【0031】図2は、本発明により構成されたかつ全体的に36で指示されたトランジスタ構造の横断面図である。トランジスタ構造36(全ての説明はnチャネルI GFETに対してである)は、pチャネルストップ領域40及びその上に形成されたフィールド絶縁領域42を有する半導体基板38を含む。半導体基板38は、1つの基板を含むか、又はこの代わりに、半導体基板内に場及されたドープ半導体井戸(nチャネルデバイスの場合 n形井戸)であってもよい。半導体基板38(又は関連したドープ井戸)は、好適には、シリコンであり、かつ説明目的上、戸)は、好適には、シリコンであり、かつ説明目的上、戸がシリコンである。注意しなくてはならないのする。 注意しなくてはならないのよが、本発明は、ドーパント型式又は極性を反対にしたとき アャネルデバイスに適用可能であることである。

【0032】 領域40及び42は、一般に、ホトリソグラフィープロセスで以て構成されて、活性デバイスがその後構成される所の堀傾域44を規定する。 p チャネルストップ領域40及びフィールド絶縁領域42は、デバイス対デバイスアイソレーションを、向上するために利 50

用される脚知のプロセスにより形成される。特に、フィ ールド絶縁領域42は、いわゆる、シリコン局部酸化 (以下、LOCOSと呼ぶ) プロセス又はポリパッファ LOCOS(以下、PBLと呼ぶ)プロセスによって形 成される。比例縮小絶縁かつ堀領域42及び44を形成 するために従来のLOCOS又はPBLの代わりに他の プロセッシング技術も、使用される。 犠牲絶縁層46 が、半導体基板38表面上かつフィールド絶縁領域42 間に熱酸化のようなプロセスによって形成される。犠牲 絶縁層46は、好適には、原さ200~400Aの程度 の成長酸化層である。スレッショルド電圧調整文は突き 抜け防止イオン打込みなどのような、いかなる追加の打 込みも、犠牲絶縁層46の形成後に堀領域49内に遂行 される。犠牲絶縁層46の成長は、アイソレーションブ ロセスフローに起因するいかなる残留表面根傷をも除去 するように助接する。

12

【0033】図3は、下側ゲート領域50、中間ゲートエッチーストップ層52、及び処分可能上側ゲート領域54を含む初期多層ゲート電極スタックの形成に続くトランジスタ構造の横断面図である。図2に示された機性層46は、ウエット又は無損傷ドライ等方性エッチによって除去される。ゲート絶縁層48は、フィールド絶縁領域42間の半導体基板38表面に形成される。ゲート絶縁層48は、トランジスタ構造36に対するゲート誘電体として動作する。ゲート絶縁層48は、好適には、厚さ100人程度の熱成長酸化層である。変化シリコン又は窒化酸化物のような他のゲート誘電体材料もまた、使用される。ゲート絶縁層48は、楞造上、好適には非晶質であるが、しかしまた、(もしCaFz 又はサファイヤのようなエピタキシャル絶縁体が使用されるならば)単結晶でもよい。

【0034】下側ゲート領域50、中間ゲートエッチー ストップ層52、及び処分可能上側ゲート領域54を含 む三階ゲートスタック構造は、ゲート絶縁層48上に形 成される。好適には、このゲート構造は、次のように形 成される。ポリシリコン、非晶質シリコン、シリコンー ゲルマニウム合金、又はゲルマニウムのような薄い半導 体層が、1,000Å程度の厚さに堆積される。この溝 い半導体層は、それ自身とゲート絶縁層48との間にゲ 一ト導体-絶縁体界而51を規定する。厚さ10~10 0 A程度の酸化シリコンのような薄いエッチストップ層 が、熱酸化又はCVDによってこの薄い半導体層上に形 成される。最終的に、ポリシリコン、非晶質シリコン、 シリコンーゲルマニウム合金、又はゲルマニウムのいず れかを含む半導体層のような、厚い材料層が、この薄い 絶縁層の上に4,000人低の厚さに堆積される。処分 可能上側ゲート領域は、適当な絶縁体のような他の材料 であってもよい。しかしながら、半導体材料が、好適な 選択である。

【0035】この三層構造は、周知のホトリングラフィ

(B)

13

一及びブイズマエッチプロセスによってバターン化さ れ、これによって、図3に示される構造を生じる。この エッチングステップは、好適には、シリコン対酸化物選 択率が、通常、40対1より大きい異方性プラスマエッ チ (例えば、反応性イオンエッチすなわちRIE、マグ ネトロンーイオンエッチすなわちMIE、又は電子サイ クロトロン(ECR)プラズマエッチ)によって連成さ れる。この高選択率は、ゲート絶縁層48を通して完全 にエッチすることなくこのゲートスタック内の下側半導 体層50を週正にエッチするために、選択される。した がって、このエッチ選択率及びオバーエッチ時間は、ゲ ート絶縁層48を通しての浸透を防止するために、適正 に制御されなければならない。薄いエッチストップ層 5 2は、処分可能上側ゲート層 5.4 を通してのエッチング の後に代替インサイトエッチブロセスを使用することに よって除去されることもできる。ゲート規定用三ステッ プエッチ(好適にはインサイト)順序中の第2ステップ は、半導体層 5 4 及び5 0 上のいかなる線幅損失又はア ンダカットを起こすことなく、エッチストップ層52を 通して効果的にエッチする。

【0036】先に述べたように、注意しなくてはならな いことは、これらの薄い及び厚い半導体層は、代替半導 体材料を含むこともできるということである。このよう な材料としては、限定的にではなく、シリコンーゲルマ ニウム、多結晶ゲルマニウム、多結晶シリコンーゲルマ ニウム合企、及び非晶質ゲルマニウムがある。更にまた 注意しなくてはならないことは、上述の層の全て3つの 堆積は、好適には、インサイトプロセスによって達成さ れる、すなわち、全て3つの層は、その上側半導体層と その下側半導体層との間の薄いエッチーストップ酸化層 を形成するために、プロセス室からウエハを取り出すこ とを要せず同じプロセス装置内でインサイト多重ステッ プによって形成されるということである。処分可能上側 ゲート層54は、シリコンに代わる他の材料であっても よい。他の選択は、リン化ケイ酸ガラス(PSG)、ホ ウ化ケイ酸ガラス(BSG)、及びホウリン化ケイ酸ガ ラス (BPSC) 並びに窒化シリコンのようなドープC VD酸化物層を含む。エッチーストップ層52は、酸化 シリコン以外のエッチ阻止材料を含んでもよい。

【0037】図4は、チャネル領域53を規定する第1 40側壁スペーサ56及びLDDソースードレイン接合領域58の形成に続くトランジスタ構造36の横断面図である。側壁スペーサ56は、2つの好適方法のうちの1つによってゲート領域50、層52、及び層54の側壁上に形成された酸化シリコンスは窒化シリコンのような絶縁材料である。第1の方法では、酸化層が30から200人の厚さにこれらの側壁上に熱的に成長させられる。代替的に、酸化層又は変化層が、低圧CVD(以下、LPCVDと呼ぶ)とこれに続く短い反応性イオンエッチ(以下、R(Eと呼ぶ)サイクルを使用して堆積されて50

もよい。いずれのプロセスも、図4に示されたような絶 緑側壁スペーサ56を生じる。酸化物又は窒化物側壁スペーサ56は、好適には、構造上非晶質である。

14

【0038】LDDソースードレイン接合領域58は、 イオン打込みプロセスによって形成される。このLDD 打込みドーズは、デバイス利得を著しく劣化することな く、このデバイス信頼性及び向上降伏電圧性能に対して 最適化される。特に、ドーズは、典型的には、5×10 ¹² / cm² から1×10¹⁴ / cm² の程度、好適には5×1 O¹³ /cm² である。打込み用のイオンエネルギーは、1 5から25keVである。この実施例のnチャネルトラ ンジスタにおいては、普通のドーパントは、ヒ素、リ ン、又はアンチモンである。注意しなくてはならないの は、ゲート電極に対する所望の仕事関数及びデバイスス レッショルド電圧を維持するために、n形ドーパント は、好適には、nチャネルポリシリコンゲートデバイス に対して使用されるということである。この選択は、更 に、このトランジスタが、高ドーズスレッショルド調整 チャネルイオン打込みを必要とすることなく、埋込みチ ャネルデバイスではなく表面チャネルデバイスとして動 作することを、保証する。LDDソースードレイン接合 領域58は本発明によって提供される好適オプションで あるが、しかしながら、本発明下のトランジスタに含ま れる必要があるわけではない。したがって、本発明は、 代替的に、従来デバイスのソースードレインプロセスで 以て構成されることもできる。この場合、LDDイオン 打込みに続くLDD接合58の活性化のための高温アニ ―リングプロセスは、必要でない。

【0039】図5は、第2側型スペーサ60の形成に続 くトランジスタ構造36を示す。第2側壁スペーサ60 は、厚さ500から2、500A、好適には、1,50 OAに絶縁層を堆積及びエッチすることによって、形成 される。好適には、この堆積絶緑層は、LPCVDプロ セスによって堆積された窒化シリコン又は酸化シリコン である。その後、RIEが遂行されてこの窒化シリコン 又は酸化シリコンを平坦表面から除去し、これによっ て、図に示されたように、第2側壁スペーサ60を残 す。もし絶縁スペーサ60を形成するために窒化シリコ ンが使用されるならば、10対1より大きい窒化物対酸 化選択率がこのRIEに使用され、これによって、ゲー ト絶縁層48を除去することなく、平坦表面からの窒化 物の完全な除去を可能とする(このゲート誘電体には酸 化シリコンが使用されると仮定する)。 LDDソースー ドレイン接合領域58を追って露出するゲート絶縁層4 8を通してエッチすることなく、この窓化シリコン層を 適正にかつ異方性エッチするために、このエッチ選択平 及びRIEオバーエッチ時間を正確に制御しなければな らない。第2側壁スペーサ60は、好適には、構造上非 晶質である。

【0040】図6は、先に存在する処分可能上側ゲート

(9)

特開平6-77246

領域54の完全選択的除去に続くトランジスタ構造36を示す。第2側襞スペーサ60の形成の後、100対1程度の高シリコン対酸化物及び(又は)シリコン対窒化物選択率を有する等方性エッチが、遂行される。このエッチングプロセスは、処分可能上側ゲート領域54(図5参照)を除去する。このエッチは、中間ゲートエッチストップ層52上で停止し、かつ側壁スペーサ56間かつ中間ゲートエッチストップ層52上のゲートトレンチ面域62を規定する。

【0041】図7は、重度ドーブ浅いソースードレイン接合領域64の形成に続くトランジスタ標造36の横断面図である。イオン打込みステップは、最適ドーズ及びエネルギーにおいて遂行され、これが重度ドープソースードレイン接合領域64を形成すると同時に下側ゲート領域50をドープする。ここでもまた、ロチャネルトランジスタのドーバントの普通例は、ヒ素、リン又は何ントのの浸透を防止するために、10から100keVの程度、好適には、20keVの低エネルギーレベルにおいて遂行される。この打込みステップにおけるイオンドーズは、1×10¹⁵/cm² である。エッチストップ属52は、この打込みプロセスが完了するまで、ゲートトレンチ面域62に残される。

【0042】この打込みに続き、高速熱アニーリング (以下、RTAと呼ぶ) 又は炉アニーリングプロセスが 遂行される。RTA又は炉アニーリングは、ドーパント を薄い下側ゲート領域50内に再分布し、かつLDDソ ースードレイン接合領域58及び重度ドープソースード レイン接合領域64内のドーパント原子を活性化する。 RTAプロセスは、好適には、30秒尚1.000℃で 遂行される。炉アニーリングは、(RTAの代わりに) 例えば、1時間900℃で使用される。注意しなければ ならないのは、下側ゲート領域50の厚さ(1,000 Aの程度)は、制御温度と所用時間を有する低ないし中 アニーリングステップの使用で以て、ゲートー絶縁対界 面51近くのドーパントの均一かつ高濃度の分布を可能 とするということである。したがって、同時ドーピング 及びその後の熱アニールステップは、ゲートー絶縁体界 面 5 1 及びL D D ソースードレイン按合領域 5 8 近くに おいて、下側ゲート領域50内にシリコンゲートドーバ ントを選正に分布することを可能とし、並びに、顕著な 接合ドーパントの再分布を伴うことなく、ソースードレ イン接合領域 6 4 を充分に活性可することを可能とす る。この結果、先に論じた、厚いポリシリコンゲートの 有効ドーピングのための過剰アニ―リング温度、所用時 間、及び打込みエネルギーを要求する先行技術の問題 は、薄い下側ゲート領域50を利用することによって、 除去される。

【0043】異方性(又は定時等方性)酸化物エッチが 50

遂行され、これがゲート絶縁層48(図6参照)の露出部分を除去する。プラズマ酸化物エッチが、更に、ゲートトレンチ面域62内の中間ゲートエッチストップ層52を除去する。

16

【0044】図8は、エレベーテッドソースードレイン 接合領域66及び永久上側ゲート半導体領域68の形成 後のトランジスタ構造36の横断面図である。遷択半導 体成長(以下、SSGと呼ぶ)プロセスが、好適には、 使用されて、重度ドープソースードレイン接合領域64 に重畳するエレベーテッドソースードレイン接合領域 6 8を形成する。このSSGプロセスは、これと同時に、 ゲートトレンチ面域62内に永久上側ゲート半導体領域 68の形成を起こさせる。このSSGプロセスは、選択 的シリコン堆積のためSiHz Cla (DCS) とHC I 及びHz との反応のような選択的堆積プロセス化学を 使用するエピタキシャル半導体成長で遂行される。この SSGプロセスの結果、不ドーブシリコン、不ドープゲ ルマニウム、又は不ドープシリコンーゲルマニウム合金 の自己整合選択的堆積を生じ、これによって、エレベー テッドソースードレイン接合領域66及び永久上側ゲー ト領域68を形成する。エレベーテッドソースードレイ ン披合領域66及び永久上側ゲート領域68は、厚さ 4.000人の程度に形成される。現行の例において は、領域66及び68の下敷材料もシリコンである理由 から、シリコンが選択的に成長させられる半導体材料で ある。しかしながら、云うまでもなく、代替半導体材 … 料、例えば、ゲルマニウム、又はシリコンーゲルマニウ ム合金も、シリコン基板又は下敷半導体材料の代替型式 に従って、成長させられる。

【0045】注意しなくてはならないのは、このSSG プロセスによって堆積された半導体層の品質は、デバイ ス性能に影響する厳格な要因ではないということであ る。ゲートトレンチ面域62を充填するこのSSG層 は、非品質又はポリシリコンのいずれかでよい。更に、 重度ドープソースードレイン接合領域64上に同時に堆 積されるこのSSG届は、非晶質、多結晶、又は単結晶 シリコン、ゲルマニウム、又はシリコンーゲルマニワム 合金である。パターン化半導体基板の種々の部分上に堆 稍された半導体材料層の型式は、表面形態性、表面欠 陥、及び下敷層の型式に依存する。例えば、下側ゲート 領域50の多結品性質は、永久上側ゲート領域68に対 するSSG再充填材料が非晶質又は多結晶のいずれかで あることを、保証する。 しかしながら、重度ドープソー スードレイン接合領域64は単結晶であり、その結果、 そのプロセス及びシリコン表面特性が、エレベーテッド ソースードレイン接合領域66(単結晶、多結晶、又は 非品質) の型式を決定する。SSGプロセスパラメータ は、いかなるバターン依存運動力学的(例えば、マイク 口荷重) 作用及び面刻をも除去するために、最適化され る。これらの構造は、通常、SSGプロセスが運動力学

特別平6-77246

(10)

١7

的制限又は反応制限をされた堆積領域(例えば、T≦9 00℃かつ低温)において遂行されるべきことを意味する。

【0046】SSG層は、不ドープ半導体として堆積さ れ、かつ続いてその後、下に論じるように、自己整合シ リサイド化領域の形成の前又は後のいずれかにイオン打 込みされる。続くその後のドービングは、エネルギーレ ベル40から100keVにおいて1×10¹⁵ / c m² から1×10¹⁸ / c m² の程度でのn- (例えば、ヒ素 又はリン) イオン打込みによって達成される。その後、 このデバイスは、例えば、15から100秒間1,00 0℃でRTAによってアニールされる。5×1018/c m³ から5×10² / c m³ の稳度、好適には、5×1 0²⁰ / c m³ のレベルのインサイトドーピングプロセス が、不ドープシリコンの堆積の代替として使用される。 エレベーテッドソースードレイン接合領域66及び永久 上側ゲート領域68の重度ドープレベルは、ゲート導体 ―絶絃体界面51近くの際は厳格でないという理由か ら、インサイトドーピングが可能である。 SSCプロセ ス及びイオン打込みドービング中のインサイトドーピン グの選択は、種々のプロセス構想に基づく。

【0047】図9は、反応高融点金属接点70及び72 の形成後のトランジスタ構造36の横断面図である。反 応高融点金属接点70及び12は、エレベーテッドソー スードレイン接合領域66及び永久上側ゲート領域68 上に形成される。典型的に、反応高融点金属接点70及 び72は、厚さ1、000から3、000Aの程度であ る。反応高融点金属接点70及び72は、好適には、チ タン又は他の高融点金属のスパッタ堆積とこれに続く窒 素又はアンモニア雰囲気内のRTAを含む自己整合シリ サイド、すなわち"SALICIDE"によって形成さ れる。このRTAは、チタンとその下に存在する露出半 導体(すなわち、この例においてはシリコン)との反 応、及び消費に起因してゲード、ソース、及びドレイン 上にシリサイド接点を形成する。反応高融点金属窒化物 及びいくらかの不反応高融点金属が、フィールド絶縁領 域42及び側鑒スペーサ60領域を含む、絶縁表面上に 残される。初期RTAの後、不反応チタン及び反応窒化 チタン(図には示されていない)が、プラズマ及び(又 は) ウエットエッチプロセスで以て選択的にエッチさ れ、かつ除去される。その後、反応高融点金属接点70 及び72に低抵抗を持たせる(かつまたゲート及びソー スードレイン接合領域上に化学量論的シリサイドを形成 させる)ために、第2RTAが遂行される。

【0048】現行の例は、この高融点金属とその下敷であるシリコンとの反応生成物であるシリサイド金属を指定する。しかしながら、注意しなくてはならないのは、反応高融点金属接点70及び72は、高融点金属が他の型式の代替半導体材料と反応する場合には代替反応生成物を含むこともある(例えば、ゲルマニウム又はシリコ

ンーゲルマニウム合金) ということである。

【0049】これまでに論じてきたプロセスステップは、新しいトランジスタ構造を構成する新規な製造方法論を説明している。次の論議は、本発明の代替実施例の構成において実現される、又は本発明により製造されたトランジスタをそれの近旁の他のデバイスと相互接続するためにいままでの構想に付加されて使用される多数のその他の構想を提供する。

18

【0050】図10から図14までは、上に論じた図3から図6までの代りに使用される。図10から図14までに関連して論じられるプロセスは、図5に関連して上に論じられた絶縁スペーサ60に対する高窒化物対酸化物選択率を有する慎重制御異方性エッチの必要性を除去する。図5に関する本発明の本來の絶縁スペーサ形成プロセスは、ソースードレイン接合領域58に重量するゲート絶縁層48の延長の除去を防止するために異方性スペーサ誘電体(窒化シリコン)エッチプロセスパラメータ(ゲート酸化物層48)に対する変化物スペーサ層エッチに関する選択率)の慎重な最適化を必要とする。図10から図14の構想は、(処分可能上側ゲート電極54を除去するための)その後の等方性シリコンニッチプロセスが、LDDソースードレイン半導体接合領域を侵食かつ除去することをしないことを、保証する。

【0051】図10は、図3のそれに類似の、しかしそ の上に形成された窒化シリコンパッド重畳属74を更に 含む、多層スタックゲート構造を有する本発明のトラン ジスタ構造36の横断面図である。窒化シリコンパッド 重畳層74は、このスタックの頂上にLPCVD又は光 **電的化学気相蒸着(以下、PECVDと呼ぶ)プロセス** を使用して厚さ100から1,000Aの程度、好適に は、400人に窒化物層を地積することによって形成さ れる。したがって、図3に関連して論じた三層ではなく 材料の四層スタックガ存在する。続くその後のホトリソ グラフィーパターン化及びインサイト異方性エッチが、 図10に示されたような四層のパターン化スタックを生 じる。これらの層は、下側ゲート領域50、中間ゲート エッチストップ層 5 2、処分可能上側ゲート領域 5 4、 及び窒化シリコンパッド重畳層74(酸化マスクとして 後に使用される)を含む。

10 【0052】図11は、初期側壁スペーサ76、LDD ソースードレイン接合領域78、及び第2側壁スペーサ 80の形成に続く図10のトランジスタ構造36の横断 面である。側壁スペーサ76は、図4に関連して上に論 じた側壁スペーサ56と同じように形成される。したが って、厚さ100人の程度の側壁酸化物が、酸化物の成 長、又は酸化物層の堆積とその後のエッチングのいずれ かによって形成される。LDDソースードレイン接合領域78は、図4に関連して上に論じLDDソースードレ イン接合領域58と同じようにして形成される。したが って、LDDソースードレイン接合領域78は、5×1 (11)

特開平6-77246

19

O¹² / c m² から1×10¹⁴ / c m² の程度のドーズの n 形(ヒ素、リン、又はアンチモン)イオン打込みによ って形成される。イオン打込みエネルギーレベルは、1 Oから50k e V、好適には、20k e Vである。 【0053】しかしながら、、第2側壁スペーサ80 は、図5の第2側壁スペーサ60と異なり、窒化シリコ ンではなく酸化シリコンを使用して構成される。LPC VD又はPECVDプロセスが使用されて、厚さ500 から3,000人の酸化層を堆積する。RIEが、この エッチ中に窒化シリコンパッド重畳層74が完全に除去 されるのを防止するために、20対1の程度の酸化物と シリコン間の選択率及び4対1の程度の酸化物と変化物 間の選択率を以て、遂行される。注意しなくてはならな いことは、長いオバーエッチを伴うRIEプロセスは、 絶縁層48の鷲出部分の除去を起こさせ、これによっ て、(特にもし過剰酸化シリコンの基板表面からの完全 な除去を保証するために長いRIEオバーエッチ時間が 使用されるならば)LDDソースードレイン接合領域? 8を露出させるということである。

【0054】図12は、再成長絶縁セグメント82の形成に続く図11のトランジスタ構造36の横断面図である。酸化プロセスは、LDDソースードレイン接合領域78上に厚さ100人の程度の絶縁セグメント82を成長させる。注意しなくてはならないことは、変化シリコンバッド軍量層74は、絶縁セグメント82を形成は1つメント第2階では、絶縁セグメント82を形成が1つでは、強化物成長に使用される無酸化プロセス中、処分可能上側ゲート領域54を酸化雰囲気から保護しかつマスクすることである。したがつて、図13内に示される構造は、第2側壁スペーサ80が、図5に示された第2側壁スペーサ80が、図5に示された第2側壁スペーサ60の場合における窒化物材料ではなく、酸化物材料であるということである。

【0055】図13は、変化シリコンパッド重疊層74の選択除去に続くトランジスタ構造36の機断面図である。等方性かつ選択的エッチが使用されて変化シリコンパッド重疊層74を除去し、これによって、処分可能上側ゲート領域54を露出する。注意しなくてはならないのは、この等方性変化物エッチは、一般に、変化物は侵食し、かつ側壁スペーサ76、第2側壁スペーサ80、及び成長絶縁セグメント82のような酸化物領域はどれも除去しないということである。

【0056】図14は、先に存在する処分可能上側が一ト領域54の完全選択除去に続くトランジスタ構造36の横断面図である。第2側壁スペーサ80の形成の後、等方性エッチが遂行される。このエッチングプロセスは、処分可能上側が一ト領域54(図13参照)を除去する。このエッチは、中間ゲートエッチストツブ領域52上で停止し、及び側壁スペーサ76間かつ中間ゲートエッチストツブ領域52上のゲートトレンチ面域62を規定する。次いで、本発明によりトランジスクデバイス

を構成するために、図7から図9に関連して論じた残り

20

のステップが遂行される。 【0057】もし必要ならば、本発明は、効率的にかつ 均一にドープされたゲート電極を備えかつエレベーティ ドソースードレイン接合領域の形成を伴わないデバイス を製造するために、更に変更され得る(本発明の他の実 施例)。図6を参照すると、これは、薄いゲートエッチ ストツプ層52を選択除去することによって、かつソー スードレイン接合領域58上に延長するゲート絶縁層4 8の完全除去を伴わずに、達成される。例えば、もしエ ッチストツプ層52が20Aの厚さの酸化物であり、か つ領域58上に延長するゲート絶縁層が100Aの厚さ の酸化物であるならば、エッチストツプ層52は、この ゲート絶縁層延長を完全除去を伴わずに定時等方性酸化 物エッチで以て(100%程のオパーエッチで以て)容 易に除去される。この結果、その後のSSGプロセス 中、シリコンが、選択的に、ゲートトレンチ面域62に のみ堆積されて、永久上側ゲート領域68を形成する。 LDDソースードレイン接合領域58に重畳する残りの ゲート絶縁層の誘電マスキング作用に起因して、エレベ ーテッドソースードレイン接合領域がこのLDDソース ードレイン接合領域上に形成されることはない。

【0058】 上述の代替実施例は、また、第1ゲートト レンチ再充填の後、エレベーテッドソースードレイン接 合領域の形成を可能とする。これは、本来のSSGブロ セスを2つ(以上)の分離SSGプロセスに分割するこ とによって、行われる。第188Gプロセスは、ゲート ストップ層 5 2 の除去の後に遂行され、この間、絶縁層 4 8 はLDDソースードレイン接合領域 5 8 上に残る。 この第1SSGプロセスは、ゲートトレンチ面域62を 部分的に充填するように時間調整される。その後、絶縁 層48は、異方性酸化物エッチによってLDDソースー ドレイン接合領域 5 8 上から除去される。第255Gブ ロセスが好適に行われ、これがゲートトレンチ面域 6 2 の再充填を完成し、かつソースードレイン接合領域 5 8 上に薄いエレベーテッドソースードレイン接合領域を形 成する。続いてその後、n・イオン打込み及びアニール が遂行されて、ゲート電極の頂部をドープしかつ n- ソ ―スードレイン接合領域を形成する。このプロセス順序 は、最終ゲート電極高さに無関係に、薄いエレベーテッ ドソースードレイン接合領域の形成を可能とする。

【0059】図15から図19までは、本発明により構成されたトランジスタをその近旁の他のデバイスに相互接続する新規なプロセス及び構造を示す。特に、図15は、図8に示されたトランジスタ構造36の代替横断面図である。SSGによって4、000Aの程度の厚さに単一半導体層を備えるエレベーテッドソースードレイン接合領域を形成する代わりに、新規相互接続方式を実現する適当な配位配置を提供するために、2つのステップが図15の実施例に使用される。特に、第1ステップ

(12)

特謝平6-77246

21

は、厚さ2.000Aの程度(すなわち、図8に関連して論じられたシリコンの全所望厚さ4,000Aの約半分)の、好適には、シリコンの第1SSGを含む。ここでもまた、その半導体は、非晶質、多結晶、単結晶シリコン、ゲルマニウム、又はシリコンーゲルマニウム合金である。第1SSGは、第1エレベーテッドソースードレイン接合領域87及び第1上側ゲート傾域88を形成する。更に、そのシリコンとして成長させられてこれに続くその後ドービングステップでドープされる。第2SSGは、図17に関連して下に論じられる。

【0060】図16は、パターン化ホトレジスト又はハ ードマスク89及び90を図15の構造の上に配置され たトランジスタ構造36の横断面図である。ホトレジス ト又はハードマスク89及び90は、相互接続マスクか ら作られた陰画であり、したがって、作ろうとする反応 高融点金属相互接続に対して所望されるトランジスタ構 造36及びフィールド絶縁領域42の面域を露出させ る。もしハードマスクが使用されるならば、リン化ケイ 酸ガラス(PSC)、ホウ化ケイ酸ガラス(BSG)、 又はホウリン化ケイ酸ガラス(BPSG)が、好適であ る。低エネルギーイオン打込みが、次いで、遂行され ろ。この打込みは、好適には、1 × 1 0 ¹³ / c m² から 1×10¹⁶ / cm² のドーズかわ50keV未満のエネ ルギーレベルのものである。この軽イオン打込みは、フ ィールド絶縁領域42上を含む打込み領域に軽い表面損 傷を起こし、かつこの表面の不ポンド半導体原子をこの 表面内に打ち込む。特に、マスクイオン打込みプロセス では、打込みイオンが地積されたフィールド絶縁領域4 2の表面構造を変態する。フィールド絶縁領域42は、 次の現象の組合わせに起因する相互接続パターンに従い それらの表面において変態される。 すなわち、第1に、 低エネルギー打込みイオン(シリコン、ヘリウム、又は ゲルマニウム、好適には、ゲルマニウム)がこの表面の Si-〇ポンドを破り、表面損傷を起こさせる、第2 に、打込みシリコン又はゲルマニウム原子が、マスク打 ち込みされた表面領域近くに堆積され、かつ追加の不ぶ ンド(又は綴くポンドした)半導体原子を生じる。代替 イオン打込みプロセスは、シリコン又はゲルマニウムの 代わりに、アルゴン又はヘリウムのような他の不活性種 40

【0061】図17は、第2エレベーテッドソースードレイン接合領域92、第2上側ゲート領域94、及び半導体相互接続セグメント96の形成に続く図16に示されたトランジスタ構造36の横断面図である。ホトレジスト又はハードマスク89及び90は、剥がされる。不ドープ又はドープ半導体材料の第2SSGが、遂行される。好適には、打込みフィールド絶縁領域42上に堆積された半導体材料は、非晶質又は多結晶シリコン、ゲルマニウム、又はシリコンーゲルマニウム合金である。第50

22

255Gは、3つの機能を遂行する。第1に、第2上側ゲート領域94が形成され、これが第1上側ゲート領域88及び下側ゲート領域50と組み合わさり完全ゲートを生じるゆえに、トランジスタ構造36に対するゲートが完成される。第2に、第2エレベーテッドソースードレイン接合領域92が形成され、これが第1エレベーテッドソースードレイン接合領域87と組み合わさり、エレベーテッドソースードレイン接合領域をで成する。第3に、図16に関連して論じられたイオン打込みに起因して半導体がフィールド絶縁領域上に堆積されたゆえに、このSSGが半導体相互接続を形成する。

【0062】イオン打込みマスク89及び90の除去に続くこのSSGの結果、半導体は、ソースードレイン接合領域92及びゲート領域94の露出半導体上に堆積されるのみならず、フィールド絶縁領域42の打込み領域及びいかなる他の打込み絶縁表面上にも堆積される。

(必要などきにいつでも)適正な相互接続マスクパターンを使用すると、このプロセスは、ソース、ドレイン、及び(又は)ゲート電極領域に直接接続される半導体相互接続を形成する。

【0063】図18は、高融点金属層の前面堆積の後かつアニーリングプロセスの前の図17のトランジスタ構造36の機断面図である。高融点金属層97は、トランジスタ構造36のゲート領域及び(又は)ソースードレイン接合領域への接点を生じるために、下に論じられるように反応する。

【0064】図19は、反応高融点金属相互接続セグメント98及び100の形成に続く図18のトランジスタ構造36の横断面である(ゲート導体88上のセグメント100に対する接続は示されていない)。反応高融点金属相互接続セグメント98及び100は、好適には、3つのプロセスで形成される。高融点金属がこれに接触する半導体材料と反応する所に反応高融点金属を形成するためにRTA又は炉アニールが遂行される。注意しているにないのは、図19は、この高融点金属と半ず体セグメント96、第2エレベーテッドソースードレイン接合領域92及び第2上側ゲート領域94(図18参照)との完全反応及び消費を示している。しかしながち、この完全消費は、必要というのではなく、単に説明目的のために示されているに過ぎない。

【0065】過剰不反応高融点金属及び反応高融点金属 変化物は、次いで、選択的エッチングプロセスによって 除去される。最終的に、高融点金属相互接続セグメント 98及び100の電気抵抗率を更に低めかつシリサイド 化学最論を向上するために、第2RTA又は炉アニーリ ングプロセスが、遂行される。

【0066】図17及び図18を再び参照すると、半導体過剰セグメント96、第2エレベーテッドソースードレイン接合領域92、及び第2上側ゲート領域94の半導体材料は、トランジスタ構造36への"反応高融点金

(13)

23

属"接点を形成する高融点金属層97と反応する下敷材料を提供することが判かる。換言すると、反応高融点金属接点は、半導体材料が、先に形成されていればいつでも形成する。この反応は、トランジスタ構造36へのいかなる所望の相互接続をも形成する自己整合プロセスである。更に、もし必要ならば、どの側壁スペーサ領域上にも半導体を成長させるために、相互接続マスク89及び90(図16参照)は、これらの領域内へイオン打ち込みを可能とするように構成される。このプロセスは、半導体材料を生じ、及び続いてその後形成される、トランジスタのゲートーソース間及び(又は)ゲートードレイン間反応高融点金属換点を形成する。

【0067】本発明において説明された局部相互接続プ ロセスは、局部相互接続線としてシリサイド層のような パターン化反応高融点金属を生じる。これは、高融点金 属窒化物に比較してのシリサイドの低電気抵抗率に起因 し、かつまた、極めて多数の金属とのその適合性(窒化 物よりも遙かに多くの高融点金属シリサイドが形成され かつ艮電気導体として使用され得る)に起因して、先行 技術の高融点金属変化生物局部相互接続より、好適であ 20 る。エレベーテッドソースードレイン接合領域及びゲー ト電極形成、並びに半導体層が充分に消費される反応高 融点金属相互接続を独立に最適化可能とするために、本 発明の製造プロセスは、2つの分離SSGプロセスを採 用する。全体プロセスは、充分に平坦なデバイス構造及 び縮小チップ表面微細構造を生じる。もし必要ならば、 これら2つのSSGプロセスは、プロセッシング複雑性 を減少するために、1つのプロセスに統合され得る。し かしながら、これは、後続のシリサイド相互接続用にフ ィールド絶縁層上に成長させられる半導体層の厚さを、 エレベーテッドソースードレイン接合領域の厚さと等し くする。なおまた、全デバイス表面微細構造にいくらか

【0068】注意しなくてはならないのは、局部相互接 続マスク及びイオン打込みプロセスは、半導体セグメン トが形成されるその絶縁領域と接続するデバイス端子領 域(ゲート、ソース、ドレイン)との間の打込みオーバ ラップに対する許容を設けるということである。例え ば、デバイスのソースとドレインを接続するシリサイド 局部相互接続セグメント(を形成するために、フィール ド絶縁表面及びその縁上のこのセグメントの適正な形成 と延長が保証されるように、イオン打込みは鶴出ソース - ドレイン接合領域に充分にオーバラップすることが許 容される。露出ソースードレイン接合領域及び(又は) 露出ゲート領域内の打込み原子は、続くその後のSSG プロセス及びこれらの露出面域に堆積された半導体に実 質的な影響を持たない。更に、本発明の製造プロセス順 序は、ゲート領域、ソースードレイン接合領域、及び局 部相互接続セグメント領域上に完全反応高融点金属形成 を可能とする。 (550プロセスによって形成されるい 50 24

かなる半導体層をも生じることのない) 絶縁表面上に残された高融点金属窒化物及びどの過剰高融点金属材料も、シリサイド及び絶縁層材料に対して選択的である等方性ウエット又はドライエッチプロセスによって容易に除去される。(高融点金属窒化物アンダカットのような他の版を考慮しなければならない従来の局部相互接続に反して)この型式のエッチプロセスは、充分に容易に現像される。

【0069】本発明は、n形MOSデバイスの形成に関 運して論じられたが、しかし、もし云うまでもなく、ド --パント型式が適正に変更されるならば、pMOS環境 においても、デバイスは、同じようにして構成される。 更に、エレベーテッドソースードレインデバイスの提供 は好適実施例であるが、しかし、云うまでもなく、本発 明は、半導体基板にデバイスが構成されこの基板(又は 井戸) 内に全体的にソースードレイン接合領域を有する 標準形トランジスタデバイスにも使用される。もし望む ならば、本発明のデバイス製造フローは、第2厚い側壁 スペーサの形成に先立ちエレベーテッドソースードレイ ン及び浅いLDD接合領域を形成するために、適正にか つ容易に変更され得る。このオプションは、本発明のデ バイス構造に従いかつ2ステップ(又は1ステップ) S SGプロセスに基づき超浅LDDソースードレイン接合 領域の形成を可能にする。なお更に、本発明は詳細に説 明されたけれども、云うまでもなく、多様な変更、置 換、及び代替が、添付の特許請求の範囲の精神と範囲か ら逸脱することなく本発明に関して可能である。

[0070]

【発明の効果】上の説明から、本発明は、トランジスタデバイスの構成及び相互接続を含む新規なかつ実用的プロセス及び構造を提供することが判かる。本発明によるトランジスタの製造及び相互接続は、ゲート導体ーゲート絶縁体界面近くで高濃度かつ均一分布のドーパントを有する茂いソースードレイン接合領域とゲート導体を含む。更に、本発明は、ソースードレイン接合領域とゲート導体を同時にドープすることに関連した利点を有するエレベーテッドソースードレイントランジスタを製造するオブションを提供する。更になお、本発明によって高融点金属を利用する局部相互接続を可能とし、したがって、高融点金属室化物又は高電気抵抗相互接続の使用を除去する。

【0071】以上の説明に関して更に以下の項を開示す ス

(1) 半導体領域近くに絶縁層を形成するステップと、 前記絶縁層近くかつ前記半導体領域と反対側に第1ゲー ト導体領域を形成するステップと、前記ゲート導体領域 及び前記半導体領域内へドーパントを同時に打ち込むこ とによって前記半導体領域内に打込みソースードレイン 領域を形成するステップと、前記第1ゲート導体領域近 (14)

特開平6-77246

26

くに第2ゲート導体領域を形成するステップと、を含む トランジスタ製造方法。 !

25 .

【0072】(2) 第1項記載のトランジスタ製造方法であって、前記打込みソースードレイン領域近くかつ該領域に重量するエレベーチッドツースードレイン領域を形成するステップを更に含むトランジスタ製造方法。

【0073】(3)第2項記載のトランジスク製造方法において、前記エレベーテッドソースードレイン領域は第1対のエレベーテッドドープソースードレイン領域を含み、前記トランジスタ製造方法は、前記第1対のエレベーテッドドープソースードレイン領域上に重量する第2対のエレベーテッドソースードレイン領域を形成するステップを更に含むトランジスタ製造方法。

【0074】(4)第1項記載ウトランジスタ製造方法において、前配ゲート導体領域は側壁を含み、前記トランジスタ製造方法は、前記ゲート導体領域の前記側懸近くに側壁スペーサを形成するステップを更に含むトランジスタ製造方法。

【0075】(5)第1項記載のトランジスタ製造方法であって、相互接続を形成しようとする所の面域が露出 20 されるように前記トランジスタの選択領域をマスクで覆うステップと、前記露出面域内にイオンを打ち込むステップと、を更に含むトランジスタ製造方法。

【0076】(6)第5項記載ウトランジスタ製造方法であって、前記マスクを除去するステップと、前記露出 面域内に半導体相互接続領域を形成するステップと、を 更に含むトランジスタ製造方法。

【0077】(7)第6項記載のトランジスタ製造方法 であって、前記露出面域内に反応高融点金属接点を形成 するステップを更に含むトランジスタ製造方法。

【0078】(8)第7項記載のトランジスタ製造方法において、前記反応高融点金属掖点を形成する前記ステップは、前記露出面域上に高融点金属をスパッタするステップと、前記高融点金属が前記半導体相互接続領域と反応するように前記高融点金属をアニールするステップと、を更に含むトランジスタ製造方法。

【0079】(9)第1項記載のトランジスタ製造方法であって、前記第1ゲート導体領域近くかつ前記第1絶縁層と反対側にエッチストップ層を形成するステップと、前記エッチストップ層近くかつ前記第1ゲート導体 40領域と反対側に処分可能ゲート領域を形成するステップと、を更に含むトランジスタ製造方法。

【0080】(10)第8項記載のトランジスク製造方法であって、前記処分可能ゲート領域近くかつ前記エッチストップ層と反対側に窒化パッド層を形成するステップを更に含み、前記第1ゲート導体領域と、前記エッチストップ層と、前記処分可能ゲート領域とは側壁を含み、前記トランジスタ製造方法は、前記側壁近くに側壁スペーサを形成するステップと、前記側壁スペーサ近くに酸化物側壁スペーサを形成ステップと、を更に含むト 50

ランジスタ製造方法。

【0081】(11)半導体領域近くにありかつ側壁を有する絶縁層を形成するステップと、前記絶縁層近くかつ前記半導体領域と反対側にあり側壁を有する第1ゲート導体領域を形成するステップと、前記第1ゲート導体領域近くかつ前記絶縁層と反対側にあり側壁を有するエッチストップ層を形成するステップと、前記エッチストップ層近くかつ前記第1ゲート導体領域と反対側にあり側壁を有する処分可能ゲート領域を形成するステップと、前記絶縁層の側壁近くと、前記ゲート導体領域の側壁近くと、前記エッチストップ層の側壁近くと、前記エッチストップ層の側壁近くと、前記エッチストップ層の側壁近くと、前記エッチストップ層の側壁近くとに側壁スペーサを形成するステップと、前記第1ゲート導体領域と前記半導体領域と内へ同時にドーパントを打ち込むことによって前記半導体内に打込みソースードレイン領域を形成するステップと、を含むトランジスタ形成方法。

【0082】(12)第11項記載のトランジスタ形成 方法であって、前記エッチストップ層を除去するスチッ プと、前記第1ゲート半導体領域近くに第2ゲート導体 領域を形成するステップを更に含むトランジスタ形成方 法。

【0083】(13)第11項記載のトランジスタ形成 方法であって、前記処分可能ゲート領域近くかつ前記エ ッチストップ層と反対側に窒化物パッドを形成するステ ップを更に含み、前記側壁スペーサは酸化物窒化物側壁 スペーサを含むトランジスタ形成方法。

【0084】(14)第11項記載のトランジスタ形成 方法であって、エレベーテッドソースードレイン領域と 接触する半導体延長セグメントを形成するステップと、 前記エレベーテッドソースードレイン領域と接触する反 応高融点金属層を形成するステップと、を更に含むトランジスタ形成方法。

【0085】(15)第11項記載のトランジスタ形成 方法であって、前記ゲート導体領域上に重畳する反応高 融点金属層を形成するステップと、を更に含むトランジ スタ形成方法。

【0086】(16)第11項記載のトランジスタ形成 方法において、前記トランジスタは集積回路内に含ま れ、前記トランジスタ形成方法は、相互接続を形成しよ うとする所の面域が露出されるように前記トランジスタ の選択領域をマスクで覆うステップと、前記露出面域内 にイオンを打ち込むステップと、前記マスクを除去する ステップと、前記露出面域内に半導体相互接続領域を形 成するステップと、前記露出面域内に反応高融点金属接 点を形成するステップを更に含むトランジスタ形成方 法。

【0087】(17)半導体領域近くの絶縁層と、前記 絶縁層近くかつ前記半導体領域と反対側の第1ゲート導 体領域と、前記半導体領域内の1対の打込みソースード レイン領域と、前記第1ゲート導体領域近くの第2ゲー (15)

特開平6-77246

ト導体領域と、を含むトランジスタ。前記第1ゲート領 城近くの第2ゲート導体領域と、を含むトランジスタ。 【0088】 (18) 第17項記載のトランジスタにお いて、前記1対のソースードレイン領域は重度ドープソ ースードレイン領域を含み、前記トランジスタは、前記

重度ドープソースードレイン領域と按触する 1 対の軽度 ドープドレインソースードレイン領域を更に含むトラン ジスタ。

【0089】(19)第17項記載のトランジスタであ って、前記打込みソースードレイン領域近くかつ該領域 10 に重量する 1 対のエレベーテッドソースードレイン領域 を更に含むトランジスタ。

【0090】(20)第19項記載のトランジスタにお いて、前記エレベーテッドソースードレイン領域は第1 対のエレベーテッドドープソース-ドレイン領域を含 み、前記トランジスタは、前記第1対のエレベーテッド ドープソースードレイン領域に重畳する第2対のエレベ ーテッドソースードレイン領域を更に含むトランジス 9.

【0091】 (21) 第17項記載のトランジスタにお 20 いて、前記ゲート導体領域は側壁を含み、前記トランジ スタは、前記ゲート導体循域近くの側壁スペーサを更に 含むトランジスタ。

【0092】(22) 第17項記載のトランジスタであ って、前記第1ゲート導体領域近くかつ前記第1絶縁層 と反対側のエッチストップ層と、前記エッチストップ層 近くかつ前記第1ゲート導体領域と反対側の処分可能グ 一ト個域と、を更に含むトランジスタ。

【0093】(23)第22項記載のトランジスタであ って、前記処分可能ゲート領域近くかつ前記エッチスト ップ層と反対側の窒化バッド層を更に含み、前記第1ゲ 一ト導体領域と、前記エッチストップ層と、前記処分可 能ゲート領域とは側壁を含み、前記トランジスタは、前 記側壁近くの1対の側壁スペーサと、前記側壁スペーサ 近くの酸化物側壁スペーサと、。を更に含むトランジス

【0094】 (24) 改善されたデバイス製造方法及び トランジスタ構造36は、浅り重度ドープソースードレ イン接合領域64及びゲート電極-ゲート界面51近く に効率的に分布された高濃度のドーパントを有する均一 ドープ下側ゲート領域50を生じる。トランジスタ構造 36のゲート、ソース、及びドレイン端子は、反応高融 点金属相互接続98及び100の使用を通して近旁又は 遠隔の他のデバイスに相互接続される。本発明のトラン ジスタ構造36は、第1上側ゲート電極領域88と共に 同時に製造されるエレベーテッドソースー ドレイン接合 領域87を含むようにエレベーテッドソースードレイン 型式に構成されることもできる。このエレベーテッドソ ースードレイン接合特徴は、デバイスプロセッシング複 雑性を追加することなく提供される。

【図面の簡単な説明】

【図1】トランジスタ構成用シリサイドゲート及びソー スードレイン按合領域を備える先行技術のエレベーテッ ドソースードレイントランジスタの横断面図。

28

【図2】堀領城を規定する厚い絶縁フィールド領域によ って囲われる堀、すなわち、活性領域を有する本発明に よる実施例のトランジスタ構造の半導体基板(又は井 戸)の横断面図。

【図3】ゲート誘電体圧上に置かれた下側ゲート領域及 び処分可能上側ゲート領域を含む本発明による実施例の トランジスタ構造の初期ゲート構造の横断面図。

【図4】第1薄側壁スペーサ及び軽度ドープソースード レイン接合領域を有する本発明による実施例のトランジ スタ構造の初期ゲート構造の横断面図。

【図 5】 処分可能上側ゲート領域を除去する前の第2側 壁スペーサを備える本発明による実施例のトランジスタ 構造の初期ゲート構造の横断面図。

【図6】処分可能上側ゲート領域を除去した後の本発明 による実施例のトランジスク構造の横断面図。

【図7】下側ゲート領域及びソースードレイン接合領域 をドープするイオン打込みプロセス前かつゲートエッチ ストップ層を除去した後の重度ドープソースードレイン **掇合領域を含む本発明による実施例のトランジスタ構造** の標析面図。

【図8】SSGプロセスから形成されたエレベーテッド ソースードレイン接合領域及び永久上側ゲート領域を含 む本発明による実施例のトランジスタ構造の横断面図。

【図9】反応高融点金属(好適にはシリサイド)トラン ジスタ接点を有する本発明による実施例のトランジスタ 構造の横断面図。

【図10】パッド変化シリコン重畳層を形成された代替 初期ゲート構造を有する本発明による実施例のトランジ スタ構造の横断面図。

【図11】側壁スペーサ及びゲートバッド室化物重畳層 を有する本発明の代替実施例のトランジスタ構造の横断

【図12】打込みソースードレイン接合傾域に選畳する 再成長絶縁セグメントを有する図11のトランジスタ構 造の横断面図。

【図13】ゲートバッド窒化物重畳層の除去に続く図1 2の本発明の代替実施例のトランジスタ構造の横断面

【図14】処分可能上側ゲート領域の除去に続く図13 の本発明の代替実施例のトランジスタ構造の横断面図。

【図15】ゲートエッチストップ層及びソースードレイ ン絶縁層の除去の後かつ第1エレペーテッドソースード レイン接合領域及び第2上側ゲート領域の形成後の本発 明の代替実施例のトランジスタ構造の横断面図。

【図16】マスクイオン打込み用パターン化局部相互接 50 続ホトレジスト又はハードマスクを被せられた本発明の (16)

特開平6-77246

29

実施例のトランジスタ構造の横断面図。

【図17】第2エレベーテッドソースードレイン接合領域、第2上側ゲート領域、並びに局部相互接続半導体延長セグメントを有する本発明の実施例のトランジスタ構造の機断面図。

【図18】高融点金属を被せられた本発明の実施例のト ランジスタ構造の横断面図。

【図19】フィールド絶縁領域上に延長しかつソースードレイン接合領域とゲート電極領域に接続する低電気抵抗の反応高溶融金属相互接続セグメントを有する本発明の実施例のトランジスタ構造の横断面図。


【符号の説明】

- 36 トランジスタ構造
- 38 半導体基板
- 40 pチャネルストップ領域
- 42 フィールド絶縁領域
- 4.5 堀表面領域
- 48 ゲート絶縁領域
- 50 下側ゲート領域
- 51 ゲート導体-絶縁体界面
- 52 中間ゲートエッチストップ階
- 53 チャネル領域


54 処分可能上側ゲート領域

- 56 第1側壁スペーサ
- 58 LDDソースードレイン接合領域
- 60 第2側壁スペーサ
- 62 ゲートトレンチ面域
- 64 重度ドープソースードレイン接合領域
- 66 エレベーテッドソース-ドレイン接合領域
- 68 永久上側ゲート半導体領域
- 70,72 反応高融点金属接点
- 74 窒化シリコンパッド重畳層
 - 76 初期側壁スペーサ
 - 78 LDDソースードレイン接合領域
 - 80 第2側壁スペーサ
 - 82 絶縁セグメント
 - 87 第1エレベーテッドソースードレイン接合領域
 - 88 第1上側ゲート導体領域
 - 89、90 ホトレジスト又はハードマスク
 - 92 第2エレベーテッドソースードレイン接合領域
 - 94 第2上側ゲート導体領域
- pa 96 半導体相互接続セグメント
 - 97 高融点金属層
 - 98.100 反応高融点金属相互接続セグメント


[図2]




【図4】





[図6]






[図1]





PAGE 62/74 * RCVD AT 5/19/2004 4:46:54 PM [Eastern Daylight Time] * SVR:USPTO-EFXRF-1/6 * DNIS:8729306 * CSID: * DURATION (mm-ss):28-38



PAGE 63/74 * RCVD AT 5/19/2004 4:46:54 PM [Eastern Daylight Time] * SVR:USPTO-EFXRF-1/6 * DNIS:8729306 * CSID: * DURATION (mm-ss):28-38

(18)

特開平6-77246

